在干燥景象环境下，人体静电（ESD）的电压很随意马虎超过6~35kV,当用手触摸电子设备、PCB或PCB上的元器件时，会由于瞬间的静电放电而使元器件或设备受到滋扰，乃至破坏设备或PCB上的元器件。
01 ESD是
如何产生的
ESD静电是一种电能，它存在于物体表面，是正负电荷在局部失落衡时产生的一种征象,如摩擦起电便是一种静电放电征象。
ESD是困扰许多电子产品的一个严重的问题,ESD放电电流产生的电磁场通过电容耦合，电感耦合或空间辐射耦合等路子对电路造成滋扰,在PCB设计初期就必须考虑ESD的防护问题。
02 PCB防静电
Layout基本原则
PCB布局的原则尽可能将ESD保护器件靠近输入端或者连接器，ESD保护器件与被保护线之间的线路间隔该当只管即便短。
一、低速板ESD防护设计
1. 走线需横平竖直走线，只管即便减少旗子暗记线路并排走线。
2. 如果空间许可的话，走线越粗越好。
3. 按照高速电路设计理念来进行布线。
4. 避免在PCB边缘处理主要的旗子暗记线，如时钟、复位旗子暗记等。
5. 所有PCB板的传导环路包括电源和地线环路该当只管即便小。
6. 单面或双面板在没有电源平面的情形下，则电源走线阁下必须要跟随一根地线。
7. 只管即便利用多层板布线。
二、高速板ESD防护设计
1. 走线须要有良好的地平面。
2. 保持足够的间距，如滤波器,光耦,互换电源线与弱旗子暗记线。
3. 长间隔走线加低通滤波器(C,ESD器件,RC,LC)。
4. 隔离(增加屏蔽罩)，避免被保护的导线与未被保护的导线并排走线。
5. 避免与其他器件利用同一条回路来连接公共接地点。
03 PCB防静电
Layout处理办法
对付PCB设计来说，在随意马虎发生静电放电的边缘设置一定的隔离间隔非常主要。一样平常认为，对付机架类产品，每千伏的静电电压的击穿间隔在1mm旁边。如果在随意马虎放电的边缘设置一个3~5mm隔离区，就可以抵抗 3~5kV的静电电压。
1. 保持地的完全，加大地的泄放面积，平整地铺铜均匀，保持地的电阻值不变，相互之间水平状态地平面平稳。
2. 板外围进行环抱地设计，数据线用地包围。
3. 地孔越多越好，并使每层地紧密连合-起。
4. 在PCB上安装光耦合器或者变压器，以及结合介质隔离和屏蔽都可以很好的抑制静电放电冲击。
5. 可将PCB的GND与外壳地进行单点接地，防止静电放电电流在机箱上产生的电压耦合进电路，但需把稳接地点的选择，选择在电缆入口处接地。
6. 如果PCB面积许可，并且整机系统的搭接、静电泄放通道都很好，可以在PCB周围设置接地防护环可裸铜处理，并采取很多过孔连接。
04 PCB可制造性
检讨工具推举
华秋DFM是一款可制造性检讨的工艺软件，虽然对上文所讲的PCB防静电设计性能没有做对应的检讨，但是可以检讨PCB设计的图形，比如检讨PCB防静电设计的位置是否存在可制造性风险。
术业有专攻，防静电（ESD）处理工程师们在PCB走线布局和构造接口方面做好防护方法即可！
对付可制造性与可组装性的问题交给专业的华秋DFM处理。
撰写：飞说PCB设计制造，此文希望对阅读者有所帮助！
华秋DFM下载地址(需在电脑端打开)：https://dfm.elecfans.com/dl/software/hqdfm_pzf.zip
你也可以通过软件web版登录快速体验：https://dfm.elecfans.com/viewer/?from=pzf
主要声明：此处所揭橥的图文和视频均为作者的原创稿件，版权归原创作者所拥有。所刊发的图片和视频作品，除特殊标注外，均视为图文作者和被拍摄者默认此版权之归属权。
