这个中由于负载电流的不同，尤其是轻载和重载情形下，会产生效率的变革。从ROMA的官网上，知道同步降压电路的损耗是由六部分组成的，分别是：Pmos是场效应管导通损耗，Psw是场效应管开关损耗，Pdead_time是去世区韶光损耗，PGATE是MOSFET的栅极电荷损耗，PCOIL是输出电感的DCR、直流电阻带来的传导损耗，PIC是开关电源芯片自身消化的功率。
根据ROMA对其电源芯片的实测可知，场效应管开关损耗在全体损耗中占比是最大的，这个是由于在场效应开启过程存在电压和电流的重叠区，产生较大的功耗。
场效应管如果在米勒平台勾留的实际越长，产生的开关损耗也越大。下图的MOS管开关过程通过仿真很随意马虎涌现:
从仿真可以看出，MOS管的Vds和电流Id在mile平台处重叠，会产生功率的花费。开关频率越高，这个损耗就会越大的。
对付MOSFET的开关过程，首先考虑器件孤立地，不受任何外部影响。在这些条件下，MOSFET的等效电路可以用下图所示，该MOS管的栅极是由栅极电阻(Rg)和两个输入电容(Cgs和Cgd)组成。利用这个大略的等效电路，可以得到对阶跃电压旗子暗记的输出电压相应。电压VGS是栅极的实际电压装置。
利用Matcad写出Igs和Igd的电流，在上图的t1阶段，没有达到Vgs(th)电压的时候，由于Vgs一贯增加，以是Vgs/dt增加，Igs电流一贯增加。当达到米勒平台电压的时候，Vgs保持不变，Vgs/dt=0，以是Igs=0。此时VDS在降落，VDS/dt增加，Igd电流开始增加。因此通过数学表达式的简要剖析，是符合仿真过程的。
在知道了MOS管的开关过程，开关过程的损耗表达式如下。降落开关频率可以有效降落损耗。但是这样就制约了开关电路小型化的目标。提高开关的上升韶光也可以降落损耗，但是这样会造成开关过程的谐波过多，对EMC不利，因此须要综合考虑。因此，要想降落开关损耗，必须考虑到开关的过渡韶光和开关频率这两种成分。
现在很多电源芯片，利用软开关技能，该电路是在全桥逆变电路中加入电容和二极管。二极管在开关管导通时起钳位浸染, 并构成泻放回路, 泻放电流。电容在反激电压浸染下, 电容被充电, 电压不能溘然增加, 当电压比较大的时候, 电流已经为0。
由于MOS管开关损耗受到的制约比较多，以是单独拿出来谈论。场效应管导通损耗比较小，对付同步整流电源芯片，是高下桥的MOS管损耗。是受到MOS管的导通内阻内阻Rdc决定，现在的MOSFET的内阻可以做到几个毫欧，以是产生损耗很小。打算公式如下：
Pmos=IIRdcD+ IIRdc(1-D)
电感线圈的损耗分为直流损耗和互换损耗，直流损耗受电感线圈的直流DCR决定，互换损耗是由电感的磁损和铜损决定，一样平常互换损耗相对直流损耗比较小，可以忽略。（开关频率和输入电压过高的时候，互换损耗也较大，不能忽略）
Pcoil=IIDCR
电源芯片的花费的电流基本便是损耗，这个参数可以在datasheet中查询到，PIC=VinI_IC
去世区韶光损耗Pdead_tine这个紧张由开关电源芯片内部掌握器决定，一样平常datasheet是不供应这个参数，可以参考ROMA的公式，
PGATE是MOSFET的栅极电荷损耗，如果是外置MOSFET这个参数会供应。会供应输入电容，输出电容，栅源级电荷，栅漏级电荷等等参数。
但是对付电源芯片的内置MOSFET，一样平常只会供应Rds，关于这些参数须要去芯片的SPICE模型中查找的或者找供应商供应的。下图是TI一款芯片的datasheet，是内置MOSFET，是没有电容电荷等参数。
因此ROMA供应的公式由于没有详细参数，一样平常是估算。
以上是对BUCK电路的损耗打算一些剖析，可以供应参考，公式仅仅是赞助，详细的损耗和效率还要通过实际的测试得到。
原标题：DC-DC电路的损耗
原作者：kk的回顾
本文为21ic有奖征文作品，详情请见21ic论坛活动专区：第一届万元红包——蓝V达人有奖征文活动，如果您也有兴趣参与征文，欢迎进入论坛参与活动~
