实在，半导体产品技能、工艺的升级便是在同样的硅片上堆积更多的电子元器件，用以实现产品的体积更小、功耗更小，功能更强大。可以看到，随着数据速率不断提升、系统芯片打算能力日益强大、IC微型化以及有限空间中有多种电源哀求，组件和系统对ESD也愈加敏感。半导体工艺小型化趋势亦会导致ESD风险增加，由于较小的电压会破坏较薄的栅极氧化层。只管面临这些寻衅，但好在通过优化ESD保护观点，可以避免或大幅减少ESD造成的破坏或EOS（电气过应力）。
#器件构造简述
回顾历史，早在上世纪六十年代，人们就开始把稳到ESD在电子零件中产生的毁坏性，并在包装材料中增加导电性材料来达到减弱静电的天生和积累。时至本日，ESD&EOS保护产品已经形成体系，并呈现多技能、多构架的特点。从产品工艺布局来看，半导体器件有横向和纵向布局；从技能平台来看，半导体器件有常规PN布局造、小骤回构造（shallow snapback）和大骤回构造（deep snapback）。
图1 常规PN布局造
图2 小骤回构造
图3 大骤回构造
作为一家深耕保护器件领域20多年的厂商，维安已经完备节制了上述所有工艺技能平台。常规构造在同样的事情电压条件下击穿电压更低，启动更快；而骤回构造在同样的事情电压条件下钳位电压更低。
基于不同工艺平台的产品都有其特定的上风，如何才能让客户根据自己的实际运用选择一款最适宜自己的产品呢？
#理论简析
IEC61000-4-2标准波形图仿照了电路利用环境中碰着的ESD&EOS，从该图进行剖析，彷佛第一尖峰和第二尖峰都有破坏后端IC的可能。
第一尖峰韶光短，但是电压高；第二尖峰电压低，但是韶光长（为了便于理解，这里直接采取标准中的电流波形乘以固定阻抗来类比，实际条件下电压会更繁芜）。而ESD&EOS保护器件可在泄放浪涌电流的同时将电压钳位，使得后段IC仅需承受钳位电压而不至于破坏。
图4 IEC61000-4-2电流波形
图5 IEC61000-4-5电流波形
图6 EOS保护器件钳位电压波形图
对付集成度越来越高的IC电路，其硅氧化层介质层的绝缘性能是抗ESD&EOS能力的关键。首先，用泊松方程来大略剖析一下IC I/O端口介质层的物理击穿特性。
φ代表电势（单位为伏特）， ρ是电荷体密度（单位为库仑/立方米），而ε0是真空电容率（单位为法拉/米）。
以泊松方程和电流方程得到介质表面俘获空穴电荷密度随韶光变革的物理方程（注1）：
从方程中可以看到，积累在介质表面（以氧化层为例）的电荷除了与韶光τ有关系外，还与外加电场E有关系。考虑到IC I/O会受到外界的电压是非恒定的，韶光单位可能是ns、us乃至是ms，以是电场E也是非恒定的。取HBM ESD脉冲条件下的氧化层俘获空穴密度，经由推导和打算得出：
当氧化层俘获空穴密度达到临界值时介质层发生击穿。从上式大略剖析可知，发生击穿的临界值与所加电场强度、氧化层厚度tox和韶光均有关系。
结束理论剖析，我们得出，IC I/O端口在遭受外界能量时，有诸多不愿定成分导致其破坏击穿。但是研发工程师在进行实际设计的时候，很难进行理论打算，也险些没有芯片供应商会在IC规格书中详细注明其浪涌耐受能力和芯片制程等信息。
从通信端口的发展来看，最早涌现的低速通信线电压幅值都比较高，端口耐压也相对较高；从保护的角度来看，端口的高耐压可以容忍较高的钳位电压；从通信速率看，低的通信速率可以接管的较大寄生电容。
综合上述两点，保护器件的钳位电压在一定范围内数值高低对保护效果影响不是很大，有很充裕的可选择性。随着通信速率的提高，旗子暗记线幅值和端口耐压在不断降落，对保护器件提出了新的寻衅，一方面哀求相同测试条件下的钳位电压要更低，还要做到超低的寄生电容，传统构造的器件已经不再知足客户的需求。
如HDMI端口接口芯片的耐压低，且不同厂家的耐压值也不同，要担保都测试通过，就哀求保护器件兼容最低耐压，在工程运用中也存在着走线过长、接地不稳定等引起的μs级别乃至ms级别的高能量毁坏性波形引入，骤回构造运用而生。
骤回构造可以做到低电容、高耐压且钳位电压非常低，超低电容在高速通信中不会对旗子暗记有较大的影响，高耐压可以避免误动作，钳位电压低可以有效保护在ESD打击下被保护器件不须要耐受过高的电压。从客户角度出发可以相对完美地办理低电容、低钳位电压的运用需求。
维安通过在实际运用和方案整改过程不断的归纳，总结出如下运用要点：
常规构造险些适用于所有的端口保护，详细参数与被保护的端口电特性干系联。但是对付一些耐压差的器件，可能会有测试失落败的情形。
小骤回构造适用于旗子暗记端口和部分较差工艺制程的电源IC接口。较常规构造相同测试条件下具有更低的钳位电压。选型须要把稳VBO、IH和VH参数，防止浪涌电压小于VBO时的保护盲区和VH低于电源颠簸高电压时涌现的闩锁。
大骤回构造适用于高工艺制程的高速旗子暗记接口，具有超低电容和钳位电压，对耐压敏感型接口具有很好的保护浸染，对电流源驱动型端口不建议利用。对付此类器件，关注参数较多，选型须慎重，可能会带来端口闩锁或失落效。
#详细案例剖析
某客户须要在旗子暗记端口进行EOS测试和ESD测试。客户同时选取了A厂家的小骤回性器件α和维安公司的器件β。
规格书数据如下：
TLP曲线：
图7 器件α TLP曲线
图8 器件β TLP曲线
从规格书的部分参数可以得出，两家产品的性能比较靠近，紧张是构造不同。测试结果如下：
α器件能通过浪涌等级20V，但是在从8V开始的步进测试中，12V和14V却涌现了后端IC失落效的结果，当浪涌电压更高时，器件又起到了保护的浸染；而β却能通过全体浪涌等级的测试。从器件规格书比拟来看，α的VC比β要好。通过示波器抓取电压得到如下波形：
图9 器件钳位后的电压波形（赤色α，绿色β）
从波形可以看出，赤色阴影S红和绿色阴影S绿部分是两个器件的能量分布差异；α器件在12V附近的电压条件下，其由于匆匆使器件trigger的打开韶光偏长乃至是未打开，而后真个IC却无法承受施加的浪涌能量，导致后端IC失落效。反不雅观β器件，只要浪涌电压超过器件的击穿电压，器件就会动作，并迅速钳位电压，来达到保护后端IC的目的。
对付有履历的测试和研发职员来说，当外部施加的EOS浪涌更高时，比如16V以上，这时骤回构造的优点开始凸显，钳位效果也会更好。但是作为设备的可靠性保护，其保护范围是一定要保护等级定义下的全浪涌范围的保护，而不是有一个保护盲区。
#总结
不同构造的TVS器件在保护后端设备时，呈现的结果并不是确定性的。除了器件本身的参数，研发职员在进行保护方案设计的时候须要清楚自己产品的特点，可能所遭受的环境能量估算和对保护器件的大致选择，以达到最好的产品保护的目的。
目前业内大部分厂家都是直接给推举电路，直接见告设计者答案选择哪个器件，却很少对选型过程供应理论推断、打算。大部分电子工程师针对ESD&EOS选型时，老人凭履历，新人凭参考，一旦改换厂家或者改换测试条件，就无从下手了。
维安依托精良的FAE技能团队和完善的EMC实验室可进行方案设计、优化和整改，高质量的做事客户，为客户的产品供应强有力的保护。
注1：理论剖析部分参考引用了朱可平教授的文章。
