华兴源创取得时序校准方法和系统专利实现对数字测试机的若干测试通道中的测试旗子暗记进行时序校准

专利择要显示，本发明公开一种时序校准方法和系统，该时序校准方法，用于对数字测试机的多少测试通道中的测试旗子暗记进行时序校准，该方法包括：选通数字测试机的任意两个测试通道，以输出测试旗子暗记；采取窗口比较器对选通的两个测试通道输出的测试旗子暗记进行比较，并将比较结果输出到FPGA；当选通的两个测试通道个中之一输出的测试旗子暗记经时钟缓冲器传输到FPGA作为采样时钟；FPGA根据采样时钟采集窗口比较器的输出结果，并将结果信息发送给掌握终端；掌握终端根据FPGA的输出构造调度对应的测试通道中测试旗子暗记的时钟相位，以完成对测试通道的时序校准。

本文源自金融界