干货 | 运放电路PCB设计技巧,麻将怎么做暗记。

文章目录 [+]

本文紧张从实践的角度来磋商高速电路的布线问题。
紧张目的在于帮助新用户当设计高速电路PCB布线时对须要考虑的多种不同问题引起把稳。
另一个目的是为已经有一段韶光没打仗PCB布线的客户供应一种复习资料。
由于版面有限，本文不可能详细地论述所有的问题，但是我们将谈论对提高电路性能、缩短设计韶光、节省修正韶光具有最大成效的关键部分。

虽然这里紧张针对与高速运算放大器有关的电路，但是这里所谈论的问题和方法对用于大多数其它高速仿照电路的布线是普遍适用的。
当运算放大器事情在很高的射频（RF）频段时，电路的性能很大程度上取决于PCB布线。
“图纸”上看起来很好的高性能电路设计，如果由于布线时粗心马虎受到影响，末了只能得到普通的性能。
在全体布线过程中预先考虑并把稳主要的细节会有助于确保预期的电路性能。

干货 | 运放电路PCB设计技巧干货 | 运放电路PCB设计技巧智能科技

事理图

（图片来自网络侵删）

只管优秀的事理图不能担保好的布线，但是好的布线开始于优秀的事理图。
在绘制事理图时要寻思熟虑，并且必须考虑全体电路的旗子暗记流向。
如果在事理图中从左到右具有正常稳定的旗子暗记流，那么在PCB上也应具有同样好的旗子暗记流。
在事理图上尽可能多给出有用的信息。

由于有时候电路设计工程师不在，客户会哀求我们帮助办理电路的问题，从事此事情的设计师、技能员和工程师都会非常感激，也包括我们。

除了普通的参考标识符、功耗和偏差容限外，事理图中还该当给出哪些信息呢？下面给出一些建议，可以将普通的事理图变成一流的事理图。
加入波形、有关外壳的机器信息、印制线长度、空缺区；标明哪些元件须要置于PCB上面；给出调度信息、元件取值范围、散热信息、掌握阻抗印制线、注释、扼要的电路动作描述……（以及其它）。

谁都别信

如果不是你自己设计布线，一定要留出充裕的韶光仔细检讨布线人的设计。
在这点上很小的预防抵得上一百倍的补救。
不要指望布线的人能理解你的想法。
在布线设计过程的初期你的见地和辅导是最主要的。

你能供应的信息越多，并且全体布线过程中你参与的越多，结果得到的PCB就会越好。
给布线设计工程师设置一个暂定的完成点——按照你想要的布线进展报告快速检讨。
这种“闭合环路”方法可以防止布线误入歧途，从而将返工的可能性降至最低。

须要给布线工程师的指示包括：电路功能的简短描述，标明输入和输出位置的PCB略图，PCB层叠信息（例如，板子有多厚，有多少层，各旗子暗记层和接地平面的详细信息——功耗、地线、仿照旗子暗记、数字旗子暗记和RF旗子暗记）；各层须要那些旗子暗记；哀求主要元件的放置位置；旁路元件的确切位置；哪些印制线很主要；哪些线路须要掌握阻抗印制线；哪些线路须要匹配长度；元件的尺寸；哪些印制线须要彼此阔别（或靠近）；哪些线路须要彼此阔别（或靠近）；哪些元器件须要彼此阔别（或靠近）；哪些元器件要放在PCB的上面，哪些放不才面。
永久不要抱怨须要给别人的信息太多——太少吗？是；太多吗？不。

一条学习履历：大约10年前，我设计一块多层的表面贴电路板——板子的两面都有元件。
用很多螺钉将板子固定在一个镀金的铝制外壳中（由于有很严格的防震指标）。
供应偏置馈通的引脚穿过板子。
该引脚是通过焊接线连接到PCB上的。

这是一个很繁芜的装置。
板子上的一些元件是用于测试设定（SAT）的。
但是我已经明确规定了这些元件的位置。
你能猜出这些元件都安装在什么地方吗？对了，在板子的下面。
当产品工程师和技能员不得不将全体装置拆开，完成设定后再将它们重新组装的时候，显得很不高兴。
从那往后我再也没有犯过这种缺点了。

位置

正像在PCB中，位置决定统统。
将一个电路放在PCB上的什么位置，将其详细的电路元件安装在什么位置，以及其相邻的其它电路是什么，这统统都非常主要。

常日，输入、输出和电源的位置是预先确定好的，但是它们之间的电路就须要“发挥各自的创造性”了。
这便是为什么把稳布线细节将产生巨大回报的缘故原由。
从关键元件的位置入手，根据详细电路和全体PCB来考虑。
从一开始就规定关键元件的位置以及旗子暗记的路径有助于确保设计达到预期的事情目标。
一次就得到精确的设计可以降落本钱和压力——也就缩短了开拓周期。

旁路电源

在放大器的电源端旁路电源以便降落噪声是PCB设计过程中一个很主要的方面——包括对高速运算放大器还是其它的高速电路。
旁路高速运算放大器有两种常用的配置方法。

电源端接地：这种方法在大多数情形下都是最有效的，采取多个并联电容器将运算放大器的电源引脚直接接地。
一样平常说来两个并联电容就足够了——但是增加并联电容器可能给某些电路带来益处。

并联不同的电容值的电容器有助于确保电源引脚在很宽的频带上只能看到很低的互换（AC）阻抗。
这对付在运算放大器电源抑制比（PSR）衰减频率处尤其主要。
该电容器有助于补偿放大器降落的PSR。
在许多十倍频程范围内保持低阻抗的接地通路将有助于确保有害的噪声不能进入运算放大器。

图1示出了采取多个并联电容器的优点。
在低频段，大的电容器供应低阻抗的接地通路。
但是一旦频率达到了它们自身的谐振频率，电容器的容性就会减弱，并且逐渐呈现出感性。
这便是为什么采取多个电容器是很主要的缘故原由：当一个电容器的频率相应开始低落时，另一个电容器的频率相应开始其浸染，以是能在许多十倍频程范围内保持很低的AC阻抗。

图1. 电容器的阻抗与频率的关系。

直接从运算放大器的电源引脚入手；具有最小电容值和最小物理尺寸的电容器应该与运算放大器置于PCB的同一面——而且尽可能靠近放大器。
电容器的接地端该当用最短的引脚或印制线直接连至接地平面。
上述的接地连接该当尽可能靠近放大器的负载端以便减小电源端和接地端之间的滋扰。
图2示出了这种连接方法。

图2. 旁路电源端和地的并联电容器。

对付次大电容值的电容器该当重复这个过程。
最好从0.01 µF最小电容值开始放置，并且靠近放置一个2.2 µF（或大一点儿）的具有低等效串联电阻（ESR）的电解电容器。
采取0508外壳尺寸的0.01 µF电容用具有很低的串联电感和优秀的高频性能。

电源端到电源端：其余一种配置方法采取一个或多个旁路电容跨接在运算放大器的正电源端和负电源端之间。
当在电路中配置四个电容器很困难的情形下常日采取这种方法。

它的缺陷是电容器的外壳尺寸可能增大，由于电容器两端的电压是单电源旁路方法中电压值的两倍。
增大电压就须要提高器件的额定击穿电压，也便是要增大外壳尺寸。
但是，这种方法可以改进PSR和失落真性能。

由于每种电路和布线都是不同的，以是电容器的配置、数量和电容值都要根据实际电路的哀求而定。

寄生效应

所谓寄生效应便是那些溜进你的PCB并在电路中大施毁坏、头痛令人、缘故原由不明的小故障（按照字面意思）。
它们便是渗入高速电路中隐蔽的寄生电容和寄生电感。
个中包括由封装引脚和印制线过长形成的寄生电感；焊盘到地、焊盘到电源平面和焊盘到印制线之间形成的寄生电容；通孔之间的相互影响，以及许多其它可能的寄生效应。

图3（a）示出了一个范例的同相运算放大器事理图。
但是，如果考虑寄生效应的话，同样的电路可能会变成图3（b）那样。

图3. 范例的运算放大器电路，（a）原设计图，（b）考虑寄生效应后的图。

在高速电路中，很小的值就会影响电路的性能。
有时候几十个皮法（pF）的电容就足够了。
干系实例：如果在反相输入端仅有1 pF的附加寄生电容，它在频率域可以引起差不多2 dB的尖脉冲（见图4）。
如果寄生电容足够大的话，它会引起电路的不稳定和振荡。

图4. 由寄生电容引起的附加尖脉冲。

当探求有问题的寄生源时，可能用得着几个打算上述那些寄生电容尺寸的基本公式。
公式（1）是打算平行极板电容器（见图5）的公式。

（1）

C表示电容值，A表示以cm2为单位的极板面积，k表示PCB材料的相对介电常数，d表示以cm为单位的极板间间隔。

图5. 两极板间的电容。

带状电感是其余一种须要考虑的寄生效应，它是由于印制线过长或缺少接地平面引起的。
式（2）示出了打算印制线电感（Inductance）的公式。
拜会图6。

（2）

W表示印制线宽度，L表示印制线长度，H表示印制线的厚度。
全部尺寸都以mm为单位。

图6. 印制线电感。

图7中的振荡示出了高速运算放大器同相输入端长度为2.54 cm的印制线的影响。
其等效寄生电感为29 nH（10－9H），足以造成持续的低压振荡，会持续到全体瞬态相应周期。
图7还示出了如何利用接地平面来减小寄生电感的影响。

图7. 有接地平面和没有接地平面的脉冲相应。

通孔是其余一种寄生源；它们能引起寄生电感和寄生电容。
公式（3）是打算寄生电感的公式（拜会图8）。

（3）

T表示PCB的厚度，d表示以cm为单位的通孔直径。

图8. 通孔尺寸。

公式（4）示出了如何打算通孔（拜会图8）引起的寄生电容值。

（4）

εr表示PCB材料的相对磁导率。
T表示PCB的厚度。
D1表示环抱通孔的焊盘直径。
D2表示接地平面中隔离孔的直径。
所有尺寸均以cm为单位。
在一块0.157 cm厚的PCB上一个通孔就可以增加1.2 nH的寄生电感和0.5 pF的寄生电容；这便是为什么在给PCB布线时一定要时候保持戒备的缘故原由，要将寄生效应的影响降至最小。

接地平面

实际上须要谈论的内容远不止本文提到的这些，但是我们会重点突出一些关键特性并鼓励读者进一步磋商这个题。

接地平面起到公共基准电压的浸染，供应屏蔽，能够散热和减小寄生电感（但它也会增加寄生电容）的功能。
虽然利用接地平面有许多好处，但是在实现时也必须小心，由于它对能够做的和不能够做的都有一些限定。

空想情形下，PCB有一层该当专门用作接地平面。
这样当全体平面不被毁坏时才会产生最好的结果。
千万不要挪用此专用层中接地平面的区域用于连接其它旗子暗记。
由于接地平面可以肃清导体和接地平面之间的磁场，以是可以减小印制线电感。
如果毁坏接地平面的某个区域，会给接地平面上面或下面的印制线引入意想不到的寄生电感。

由于接地平面常日具有很大的表面积和横截面积，以是使接地平面的电阻保持最小值。
在低频段，电流会选择电阻最小的路径，但是在高频段，电流会选择阻抗最小的路径。

然而也有例外，有时候小的接地平面会更好。
如果将接地平面从输入或者输出焊盘下挪开，高速运算放大器会更好地事情。
由于在输入真个接地平面引入的寄生电容，增加了运算放大器的输入电容，减小了相位裕量，从而造成不稳定性。

正如在寄生效应一节的谈论中所看到的，运算放大器输入端1 pF的电容能引起很明显的尖脉冲。
输出真个容性负载——包括寄生的容性负载——造成了反馈环路中的极点。
这会降落相位裕量并造成电路变得不稳定。

如果有可能的话，仿照电路和数字电路——包括各自的地和接地平面——该当分开。
快速的上升沿会造成电流毛刺流入接地平面。
这些快速的电流毛刺引起的噪声会毁坏仿照性能。
仿照地和数字地（以及电源）该当被连接到一个共用的接地点以便降落循环流动的数字和仿照接地电流和噪声。

在高频段，必须考虑一种称为“趋肤效应”的征象。
趋肤效应会引起电流流引导线的外表面——结果会使得导线的横截面变窄，因此使直流（DC）电阻增大。
虽然趋肤效应超出了本文谈论的范围，这里还是给出铜线中趋肤深度（Skin Depth）的一个很好的近似公式（以cm为单位）：

（5）

低灵敏度的电镀金属有助于减小趋肤效应。

布线和屏蔽

PCB上存在各种各样的仿照和数字旗子暗记，包括从高到低的电压或电流，从DC到GHz频率范围。
担保这些旗子暗记不相互滋扰是非常困难的。

回顾前面“谁都别信”部分的建议，最关键的是预先思考并且为了如何处理PCB上的旗子暗记制订出一个操持。
主要的是把稳哪些旗子暗记是敏感旗子暗记并且确定必须采纳何种方法来担保旗子暗记的完全性。

接地平面为电旗子暗记供应一个公共参考点，也可以用于屏蔽。
如果须要进行旗子暗记隔离，首先该当在旗子暗记印制线之间留出物理间隔。
下面是一些值得借鉴的实践履历：

减小同一PCB中长并联线的长度和旗子暗记印制线间的靠近程度可以降落电感耦合。
减小相邻层的长印制线长度可以防止电容耦合。
须要高隔离度的旗子暗记印制线该当走不同的层而且——如果它们无法完备隔离的话——该当走正交印制线，而且将接地平面置于它们之间。
正交布线可以将电容耦合减至最小，而且地线会形成一种电屏蔽。

在构成掌握阻抗印制线时可以采取这种方法。
高频（RF）旗子暗记常日在掌握阻抗印制线上流动。
便是说，该印制线保持一种特色阻抗，例如50Ω（RF运用中的范例值）。
两种最常见的掌握阻抗印制线，微带线4和带状线5都可以达到类似的效果，但是实现的方法不同。

微带掌握阻抗印制线，如图9所示，可以用在PCB的任意一壁；它直接采取其下面的接地平面作为其参考平面。

图9. 微带传输线。

公式（6）可以用于打算一块FR4板的特色阻抗。

（6）

H表示从接地平面到旗子暗记印制线之间的间隔，W表示印制线宽度，T表示印制线厚度；全部尺寸均以密耳（mils）（10-3英寸）为单位。
εr表示PCB材料的介电常数。

带状掌握阻抗印制线（拜会图10）采取了两层接地平面，旗子暗记印制线夹在个中。
这种方法利用了较多的印制线，须要的PCB层数更多，对电介质厚度变革敏感，而且本钱更高——以是常日只用于哀求严格的运用中。

图10. 带状掌握阻抗印制线。

用于带状线的特色阻抗打算公式如公式（7）所示。

（7）

保护环，或者说“隔离环”，是运算放大器常用的另一种屏蔽方法，它用于防止寄生电流进入敏感结点。
其基本事理很大略——用一条保护导线将敏感结点完备包围起来，导线保持或者迫使它保持（低阻抗）与敏感结点相同的电势，因此使接管的寄生电流阔别了敏感结点。

图11（a）示出了用于运算放大器反相配置和同相配置中的保护环的事理图。
图11（b）示出用于SOT-23-5封装中两种保护环的范例布线方法。