CEA-Leti 研究所是法国原子能和替代能源委员会下属机构，也是 FD-SOI 全耗尽型绝缘体上硅的发明单位。
FD-SOI 是一项平面 COMS 技能，采取了与前辈制程领域盛行的 FinFET 三维晶体管不同的技能路线：
FD-SOI 工艺在基底硅的顶部掩埋一层超薄氧化物绝缘体，降落了源极和漏极之间的寄生电容，并有效地限定了从源极流向漏极的电子，显著降落了影响性能的泄电流效应。
▲ FD-SOI 晶体管构造。图源意法半导体
FAMES 是欧洲芯片联合企业 Chip JU 指定的四条前辈半导体中试线项目之一，其它项目还包括比利时 imec 牵头的 NanoIC 亚 2nm 制程 SoC 中试线等。
FAMES FD-SOI 中试线将开拓以下五套新技能：
10nm、7nm 两个制程节点的 FD-SOI 工艺；
多种 eNVM 嵌入式非易失落性存储，包含 OxRAM、FeRAM、MRAM 和 FeFET；
开关、滤波器、电容器等射频元件；
异构集成和顺序集成这两种 3D 集成工艺；
用于开拓 PMIC 电路上 DC-DC 转换器的小型电感器。
这五套技能将为低功耗 MCU、MPU、尖端 AI / ML 设备、射频设备、5G / 6G 芯片、车用芯片、智能传感器等创造市场机遇。
CEA-Leti 首席技能官让-勒内-莱克佩斯 (Jean-RenéLèquepeys) 表示：
通过整合和结合一系列尖端技能，FAMES 中试线将为颠覆性的 SoC 架构打开大门，并为未来芯片供应更智能、更环保和更高效的办理方案。
FAMES 项目将特殊关注半导体的可持续发展寻衅。
CEA-Leti 表示 FAMES FD-SOI 中试线项目已得到至少 43 家“电子系统代价链”企业的支持，互助伙伴将包括比利时 imec，德国弗劳恩霍夫运用促进协会等欧洲多国主要研究机构。
▲ 互助伙伴舆图
